数字逻辑电路_(实验二十一:VHDL 语言(二))课堂实验指导书-应用案例-DE10-Nano持续更新-友晶-板卡教程-Intel FPGA教学资源分享/Altera FPGA学习教程
  • 免费注册   
  • 会员登录   
  • 设为首页
  • 加入收藏
  • 咨询热线:13258292731

    数字逻辑电路_(实验二十一:VHDL 语言(二))课堂实验指导书

    详细说明

    Lab21:实验材料

    点击下载:



    实验二十一VHDL语言(二)


    教材(2:P192层次结构设计)         与或程序

    信号对照表


    输入

    输出

    教材信号

    Input1

    Input2

    Input3

    Input4

    foutput

    DE10_Nano

    SW0

    SW1

    SW2

    SW3

    Led0

    设计实现一个与或逻辑电路,与、或门均为2 输入逻辑门。 首先,设计一个2输入与门的VHDL程序:

    entity andgis

    Port ( a, b: inbit;

    x : out bit); end entityandg;

    architectureandf of andgis begin

    x <= aandb;

    end architectureandf;


    再设计一个2输入或门的VHDL程序: entity orgis

    Port ( a, b: inbit;

    y : out bit); end entity org; architecture orf of orgis begin

    y <= aor b;

    end architectureorf;


    最后,实现与或逻辑的VHDL 程序: entity and_orgis

    Port ( input1, input2, input3, input4 : inbit; foutput : outbit);

    end entityand_org;

    architectureand_orf of and_orgis component andgis

    Port ( a, b: inbit;

    x : outbit); end componentandg; componentorgis

    Port ( a, b: inbit;

    y : out bit); end componentorg;

    signal output1,output2:bit;

    begin

    gate1: andg port map(a =>input1, b =>input2, x =>output1); gate2:andg port map(a =>input3, b =>input4, x =>output2); gate3:org portmap(a =>output1, b =>output2, y=>foutput);


    endarchitectureand_orf;


    实验问题:上层对底层元件进行端口映射时,除了这样的映射方式,还有哪种映射方式?两种映射方式各应注意什么问题?