数字逻辑电路_(实验十四:双稳态元件(边沿触发J-K触发器))课堂实验指导书-应用案例-DE10-Nano持续更新-友晶-板卡教程-Intel FPGA教学资源分享/Altera FPGA学习教程
  • 免费注册   
  • 会员登录   
  • 设为首页
  • 加入收藏
  • 咨询热线:13258292731

    数字逻辑电路_(实验十四:双稳态元件(边沿触发J-K触发器))课堂实验指导书

    详细说明

    Lab14:实验材料

    点击下载:



    实验十四双稳态元件(五)


    教材(1: P198; 2:P98;3:P178)    边沿触发J-K 触发器

    信号对照表


    输入

    输出

    教材信号

    J

    K

    CLK

    Q

    /Q

    DE10_Nano

    SW0

    SW1

    KEY0

    Led0

    Led1


    实验问题:

    1,边沿触发的JK触发器和主从JK触发器各自的特点是什么?



    2,请画出从其他文献中查到的边沿触发的JK触发器的电路结构图。