数字逻辑电路_(实验十二:双稳态元件(主从J-K触发器))课堂实验指导书-应用案例-DE10-Nano持续更新-友晶-板卡教程-Intel FPGA教学资源分享/Altera FPGA学习教程
  • 免费注册   
  • 会员登录   
  • 设为首页
  • 加入收藏
  • 咨询热线:13258292731

    数字逻辑电路_(实验十二:双稳态元件(主从J-K触发器))课堂实验指导书

    详细说明

    Lab12:实验材料

    点击下载:


    时序电路


    实验十二双稳态元件(三)


    教材(1: P197; 2:P96;3:P178)     主从J-K 触发器

    信号对照表


    输入

    输出

    教材信号

    J

    K

    C

    Q

    /Q

    DE10_Nano

    SW0

    SW1

    KEY[0]

    Led0

    Led1

    注:KEY[0]按下为0,松开为1,一般作为时钟输入功能。 按键按下和松开会有簧片抖动,因此防抖动成为问题。

    次态真值表

    输入

    现态

    次态

    J

    K

    C

    Q

    /Q

    Qn+1

    /Qn+1

















































































































    实验问题:

    1,输出在什么时刻变化?


    2,如果Q接到J/Q接到K,电路的次态真值表是怎样的?

    实验问题次态真值表

    输入

    现态

    次态

    J

    K

    C

    Q

    /Q

    Qn+1

    /Qn+1


















































































































    3,你观察到了抖动导致的现象了么?要解决抖动,先用示波器观察抖动的波形。